摘要：本文設(shè)計了一種基于CPLD的步進電機控制系統(tǒng)。它以CPLD作為核心器件，極大地減少了外圍元件的使用。具有系統(tǒng)擴展性能好、可靠性高、抗干擾能力強、結(jié)構(gòu)簡單、成本低廉，不占用CPU時間、易于高速控制等優(yōu)點。 關(guān)鍵詞：步進電機，控制器，CPLD 1、前言 步進電機可在寬廣的頻率范圍內(nèi)通過改變脈沖頻率實現(xiàn)調(diào)速、快速起停、正反轉(zhuǎn)控制等，由其組成的開環(huán)系統(tǒng)簡單、可靠，因此它被廣泛的運用于數(shù)控機床、自動記錄儀、工業(yè)機器人、無損檢測等系統(tǒng)中，步進電機的性能很大程度上取決于其控制系統(tǒng)[1]�；贑PLD的步進電機控制系統(tǒng)[2]具有I/O端口多，可自由編程定義其功能等特點，大大縮減了電路的體積、提高電路的穩(wěn)定性。先進的開發(fā)工具使整個系統(tǒng)的設(shè)計調(diào)試周期大大縮短。利用VHDL語言進行軟件編程，通過EDA設(shè)計軟件對程序編譯、優(yōu)化、綜合、仿真、適配，可以對步進電機控制實現(xiàn)數(shù)字輸入。系統(tǒng)外圍電路設(shè)計相對簡單、可靠，且鑒于CPLD和VHDL語言自身的特點，系統(tǒng)具有較好的擴展性，在控制系統(tǒng)中也具有一定的通用性。 2、系統(tǒng)設(shè)計方案 如圖1所示。首先輸入原始時鐘信號，經(jīng)過分頻器得到10ms按鍵判斷周期和頻率為2048Hz的時鐘信號，2048Hz的信號經(jīng)過外部硬件分頻以后輸入芯片，作為電機的轉(zhuǎn)速信號。由按鍵輸入四個控制信號，和電機的轉(zhuǎn)速頻率信號一起送入電機控制狀態(tài)機，由狀態(tài)機根據(jù)不同的輸入來選擇電機輸出控制信號。 [align=center] 圖1 系統(tǒng)設(shè)計框圖 [/align] 3、系統(tǒng)硬件設(shè)計 CPLD采用Altera公司MAX7000系列的EPM7128SLC84-15。驅(qū)動電路原理圖如圖2所示。 [align=center] 圖2 驅(qū)動電路原理圖[/align] CPLD輸出控制信號連接至圖上的A、B、C、D四個端口。其控制信號經(jīng)光電隔離后進入ULN2003A。ULN2003A是一片集成了7個達林頓管的芯片。來自光耦合的5V高電平信號經(jīng)過ULN2003A以后，輸出端與地導(dǎo)通。步進電機的正極接上12V的工作電壓，負級接在ULN2003A的輸出端，當CPLD的I/O口為低電平時，步進電機的負極與地開路，正負極之間沒有壓差，電機不運轉(zhuǎn)；當CPLD的I/O口為高電平時，步進電機的負極與地導(dǎo)通，正負極之間形成12V壓差，電機運轉(zhuǎn)。 步進電機的轉(zhuǎn)速是由四個線圈的通電速度決定的，也就是由輸入脈沖的頻率決定的，因此，步進電機的轉(zhuǎn)速選擇其實就是輸入脈沖的頻率選擇。本設(shè)計采用雙四位二進制計數(shù)器74LS393N進行硬件分頻。頻率源為CPLD的2048Hz的頻率，將74LS393N內(nèi)部的T觸發(fā)器串聯(lián)，就能將2048Hz的頻率分頻得到0.5Hz～1024Hz、等比倍率為2的頻率，這些頻率通過硬件選擇器選擇輸入至CPLD的I/O口就能進行電機轉(zhuǎn)速的控制了。 4、軟件設(shè)計 本設(shè)計使用Quartus II進行系統(tǒng)的軟件設(shè)計及仿真。Quartus II是Altera提供的FPGA/CPLD開發(fā)集成環(huán)境，支持VHDL的硬件描述語言。首先由外部的按鍵產(chǎn)生RST（復(fù)位）、EN（使能）、MODE（模式）、CTRL（轉(zhuǎn)向）四個控制脈沖信號，脈沖信號經(jīng)過消抖模塊進行消抖后送入主控制器。由于EN、MODE、CTRL這三個信號在主控制器內(nèi)為電平有效，所以在信號送入主控制器之前用T觸發(fā)器進行電平的鎖定。四個控制信號和外部輸入的電機轉(zhuǎn)速時鐘信號clk_step一同送入主控制器，主控制器經(jīng)過運算以后得出電機四個相位的通電信號，通電信號經(jīng)過D觸發(fā)器消除毛刺以后從芯片I/O口送出。 主控制器模塊有5個輸入信號和4個輸出信號，其內(nèi)部主要結(jié)構(gòu)為一個雙向的Moore形狀態(tài)機，其主要代碼如下： library ieee; use ieee.std_logic_1164.all; entity zhuangtai is port（ en,clk,rst,mode,ctrl: in std_logic; ——EN為使能信號，RST為復(fù)位信號，MODE為電機運轉(zhuǎn)模式信號，CTRL為正反轉(zhuǎn)控制信號，這四個信號為電平有效； CLK為電機轉(zhuǎn)速頻率。 a,b,c,d: out std_logic）; ——A，B，C，D為步進電機四個相位的通電信號。 end zhuangtai; architecture zt1 of zhuangtai is type states is（statex,state0,state1,state2,state3,state4,state5,state6,state7）; ——state0-state7 為步進電機通電的不同狀態(tài)，statex為不通電狀態(tài)。 signal ste:states; signal q:std_logic_vector（3 downto 0）; ——Q為四個相位的輸出信號，A，B，C，D分別對應(yīng)為Q的3，2，1，0位。 步進電機可工作在四拍、八拍通電狀態(tài)，出于對力矩、平穩(wěn)、噪音及減少角度等方面考慮。往往采用八拍通電順序，即A-AB-B-BC-C-CD-DA-A這種導(dǎo)電狀態(tài)，狀態(tài)轉(zhuǎn)換順序如圖3所示。 [align=center] 圖3 狀態(tài)轉(zhuǎn)換順序[/align] 該狀態(tài)機的工作方式為：當轉(zhuǎn)速時鐘clk-step的上升沿到來，且EN為高電平的時候，狀態(tài)機根據(jù)不同的MODE和CTRL的值在statex，state0-state7之間轉(zhuǎn)換，最后根據(jù)當前狀態(tài)ste的值對信號q進行賦值，再將q的高低位分別賦值給電機的線圈通電信號A，B，C，D。 begin moore: process （clk, rst） begin if rst=‘1‘ then ——如果復(fù)位信號為高電平，則復(fù)位有效 ste <= statex; elsif （clk‘event and clk=‘1‘） then if en=‘1‘ then ——使能為1，既允許工作的時候 case ste is when statex => ——判斷完當前狀態(tài)以后，先根據(jù)當前正反轉(zhuǎn)的信號進入相應(yīng)的判斷語句，再對當前運轉(zhuǎn)模式信號進行判斷，判斷完畢以后進入對應(yīng)的下一個狀態(tài)。 if ctrl=‘0‘ then if mode=‘1‘ then ste <= state0; elsif ctrl=‘1‘ then if mode=‘1‘ then ste <= state6; … 5、結(jié)論 系統(tǒng)功能仿真如圖4，圖5所示。圖中各信號定義為：clk：12M時鐘信號，clk_step：步進電機轉(zhuǎn)速時鐘信號；EN：按鍵使能信號，RST：按鍵復(fù)位信號，MODE：按鍵運轉(zhuǎn)模式信號，CTRL：按鍵運轉(zhuǎn)方向信號。當MODE=1、CTRL=0時，電機工作在正向、八拍導(dǎo)通狀態(tài)；當MODE=1、CTRL=1時，電機工作在反向、八拍導(dǎo)通狀態(tài)；也可以控制電機工作在四拍導(dǎo)通方式下，此時MODE=0。A、B、C、D為步進電機四相線圈通電信號。 [align=center] 圖4 運轉(zhuǎn)模式功能仿真 圖5 正反轉(zhuǎn)控制功能仿真[/align] 本文的創(chuàng)新點：與傳統(tǒng)的設(shè)計相比，該設(shè)計模塊綜合度高，設(shè)計的驅(qū)動電路體積小、速度快、功耗低、性能穩(wěn)定，可以根據(jù)不同的場合選擇合適的電機控制策略，控制簡單方便。凡是使用步進電機的地方都可以使用本驅(qū)動器。在實際使用中收到了很好的效果，項目經(jīng)濟效益500多萬元。 參考文獻： [1] 楚榮珍，周向?qū)幍?嵌入式步進電機系統(tǒng)的控制與實現(xiàn)[J].微計算機信息，2007，23-1:53-55。 [2]馬宏偉.高性能步進電機控制系統(tǒng)的研制[M].西安：西安科技大學出版社，2004. [3]朱正偉.EDA技術(shù)及應(yīng)用[M].北京：清華大學出版社，2005.25-30