9月，聯電與封測廠商頎邦相互交換股權;在8月的Hot Chips行業(yè)熱點大會上，臺積電副總經理余振華公布了CoWoS(Chipon Wafer on Substrate)封裝技術的路線圖，以及先進熱處理和COUPE異構集成技術;7月，英特爾公布了未來制程工藝和封裝技術路線圖，將繼續(xù)推動Foveros 3D堆疊封裝技術與EMIB(嵌入式多管芯互連橋)封裝技術的應用;封測龍頭日月光則在6月宣布將投入20億美元用于提高其晶圓封裝業(yè)務。

　　半導體產業(yè)鏈上下游廠商已把封裝技術提到更加重要的位置，其原因就是先進封裝實際上已成為超越摩爾定律的關鍵賽道。摩爾定律，戈登·摩爾根據自己的經驗在半導體領域做的一個預言：“在最小成本的前提下，集成電路所含有的元件數量大約每年便能增加一倍。(The complexity for minimum component costs has increased at a rate of roughly a factor of two per year)

　　摩爾定律作為半導體迅猛發(fā)展的重要推動力，從誕生開始就遭到人們的質疑——是不是再過多少年摩爾定律就要失效了?為此有人還打趣道：“預測摩爾定律要死掉的人數，每兩年翻一番。”

　　戈登·摩爾 圖片來自：Wikipedia

　　如今據摩爾定律的提出已過去了56年，要想在拇指大小的芯片上做出更多的晶體管與更小的制程，變得越來越困難。維持摩爾定律變得越來越困難的原因在于人類遇到了兩個難題：一個是成本問題，全球有足夠實力嘗試7nm及以下制程的芯片制造商也只有臺積電、三星、英特爾三家，因為僅僅制造一座先進制程的晶圓廠就需數百億美元，這還不算日后運營維護和技術研發(fā)。

　　第二個則是技術上的難題，隨著芯片尺寸的微縮，短道溝效應導致的漏電、發(fā)熱和功耗嚴重問題一直困擾著芯片制程的繼續(xù)微縮。當材料逼近1nm的物理極限時，量子隧穿效應導致有一定的電子可以跨過勢壘，從而漏電，這個問題對于人類來說暫時是無解的，因為物理理論還沒有搞清楚這個現象?；艚饛奈锢斫嵌壬蠈ζ渥鲞^一個總結，光的有限速度和材料的原子特性。

　　雖然摩爾定律到現在仍在艱難維持，但產業(yè)界也確實意識到了制程不會無限縮小下去，晶體管也不可能無限增加下去，可要知道的是，摩爾定律首先是一條經濟上的定律，然后才是工程科學方面的定律。因為降低特征尺寸能降低芯片制造的整體成本，所以業(yè)界才會不斷追逐摩爾定律，其背后的邏輯是：半導體行業(yè)需要以一個合適的速度增長來降低成本提高利潤。

　　這個時候More than Moore(MTM，超越摩爾定律)——摩爾定律之上的成長動能也因此被廣泛提出，產業(yè)界試圖從更多的途徑來維護摩爾定律的發(fā)展趨勢，而先進封裝技術已成為超越摩爾定律的關鍵賽道。

　　國內封測技術專家于大全曾表示，無論是延續(xù)摩爾定律，還是超越摩爾定律，都離不開先進封裝技術，“先進封裝將是撬動半導體產業(yè)繼續(xù)向前的重要杠桿?！毕冗M封裝到底是什么呢?為何它能作為為摩爾定律續(xù)命的關鍵技術出現?

　　封裝(Package)，是把集成電路裝配為芯片最終產品的過程，簡單地說，就是把鑄造廠生產出來的集成電路裸片(Die)放在一塊起到承載作用的基板上，把管腳引出來，然后固定包裝成為一個整體。它主要要三個作用：通過特殊材料保護脆弱的芯片、將芯片電子功能部分與外界互連以及物理尺度兼容。

　　近年來，先進封裝市場也確實在迅速發(fā)展。據知名分析機構Yole Developpement的預測，先進封裝市場預計將在2019-2025年間以6.6%的復合年增長率增長，到2025年將達到420億美元，遠高于對傳統封裝市場的預期。

　　來源：Yole Developpement

　　先進封裝其實是相對傳統封裝而言的。在業(yè)界，先進封裝技術與傳統封裝技術通常以是否焊線來區(qū)分。傳統的封裝技術通常指先將晶圓切割成單個芯片，再進行封裝的工藝形式，其包括雙排直立式封裝DIP與球格陣列封裝BGA，需要焊接線路。先進封裝則包括倒裝(FlipChip)、凸塊(Bumping)、晶圓級封裝(Waferlevelpackage)、2.5D封裝(interposer，RDL等)、3D封裝(TSV)等封裝技術，其技術并不需要用到線路焊接的方式。

　　拋開這些復雜的封裝術語，產業(yè)界將先進封裝技術提升到與制程微縮同等重要的原因，在于它能進一步提高芯片的集成度并且降低芯片制造的成本，并且，與繼續(xù)追逐先進制程不同，它暫時還不涉及到去突破量子隧穿效應等物理極限問題，沒有了這些難啃的硬骨頭，先進封裝技術看起來有良好的發(fā)展前景。

　　那么先進封裝具體是通過怎樣的技術原理來實現超越摩爾的呢?這就不得不chiplet技術的發(fā)明，chiplet也被稱為小芯片，它是系統級芯片(SoC)中IP模塊的芯片化，通過chiplet技術可以提高良率和降低成本，同時提高設計的靈活度，縮短設計周期。

　　簡單來說，可以把chiplet技術想象成為一塊樂高積木，多個chiplet模塊可以拼接成一個系統級芯片(SoC)，而在過去，一個系統級芯片(SoC)是不能再次切割的。這樣做的好處在于，一塊完整的晶圓可以被分成更多的chiplet，這意味著同樣良率情況下更低的成本消耗，例如在一片晶圓切割封裝時出現了一個點的損傷部位，直接做成一個系統級芯片(SoC)能切成10塊，假如做成chiplet是100塊，那么這塊晶圓做成系統級芯片(SoC)的良品率為90%，而做成chiplet的良品率可以達到99%。

　　chiplet技術也為異質異構的芯片制造提供了可能，這種模塊化的小芯片可以實現不同架構、不同材質、不同工藝節(jié)點甚至不同代工廠生產的產品集成到一塊芯片上，由此快速產生出一個適應不同功能需求的超級芯片。

　　除了chiplet技術以外，3D晶圓級封裝也是近年來產業(yè)界先進封裝技術的發(fā)展方向。3D晶圓級封裝是指在不改變封裝體尺寸的前提下，在同一個封裝體內于垂直方向疊放兩個以上芯片的封裝技術，相較于傳統的2D電路的平面集成方式，它的集成度要更高，同等空間內可以集成更多芯片。當3D晶圓級封裝與chiplet技術相結合，還可以實現不同IP之間的3D堆疊，從而大大降低了封裝成本以及能耗。

　　如今，臺積電、英特爾、AMD、日月光等主要芯片設計、制造、封裝廠商都逐漸在其產品中應用到了上述先進封裝技術，先進封裝所扮演的角色無疑是愈加重要了。

　　對國內的芯片企業(yè)而言，先進封裝或許是現下適合長期投入的優(yōu)質賽道，畢竟短期內國內企業(yè)還無法通過自研或是進口來獲取EUV光刻機。雖然，現在我們處于光刻來驅動尺寸微縮的時代，但未來驅動芯片行業(yè)繼續(xù)往前走的可能是設計與工藝協同優(yōu)化，以及系統與工藝協同優(yōu)化的階段。那么，先進封裝或是下一次芯片產業(yè)洗牌的開端，中國的自主高端芯片的機會也必蘊含其中。