周四，總部位于英國的AI芯片公司Graphcore發(fā)布了一款I(lǐng)PU產(chǎn)品Bow，采用的是臺積電7納米的3D封裝技術(shù)。

　　據(jù)介紹，這款處理器將計(jì)算機(jī)訓(xùn)練神經(jīng)網(wǎng)絡(luò)的速度提升40%，同時(shí)能耗比提升了16%。

　　一、600億晶體管，首顆3D芯片誕生

　　能夠有如此大的提升，也是得益于臺積電的3D WoW硅晶圓堆疊技術(shù)，從而實(shí)現(xiàn)了性能和能耗比的全面提升。

　　正如剛剛所提到的，與Graphcore的上一代相比，Bow IPU可以訓(xùn)練關(guān)鍵的神經(jīng)網(wǎng)絡(luò)，速度約為40%，同時(shí)，效率也提升了16%。

　　同時(shí)，在臺積電技術(shù)加持下，Bow IPU單個(gè)封裝中的晶體管數(shù)量也達(dá)到了前所未有的新高度，擁有超過600億個(gè)晶體管。

　　官方介紹稱，Bow IPU的變化是這顆芯片采用3D封裝，晶體管的規(guī)模有所增加，算力和吞吐量均得到提升，Bow每秒可以執(zhí)行350萬億flop的混合精度AI運(yùn)算，是上代的1.4倍，吞吐量從47.5TB提高到了65TB。

　　Knowles將其稱為當(dāng)今世界上性能最高的AI處理器，確實(shí)當(dāng)之無愧。

　　Bow IPU的誕生證明了芯片性能的提升并不一定要提升工藝，也可以升級封裝技術(shù)，向先進(jìn)封裝轉(zhuǎn)移。

　　Graphcore 首席技術(shù)官和聯(lián)合創(chuàng)始人Simon Knowles表示，“我們正在進(jìn)入一個(gè)先進(jìn)封裝的時(shí)代。在這個(gè)時(shí)代，多個(gè)硅芯片將被封裝在一起，以彌補(bǔ)在不斷放緩的摩爾定律(Moore’s Law)道路上取得的不斷進(jìn)步所帶來的性能優(yōu)勢?！?/p>

　　二、臺積電WoW封裝技術(shù)

　　2018年4月，在美國加州圣克拉拉舉行了第二十四屆年度技術(shù)研討會(huì)。在這次會(huì)上，全球最大的半導(dǎo)體代工企業(yè)臺積電首次對外公布了名叫SoIC(System on Integrated Chips)的芯片3D封裝技術(shù)。

　　這是一種整合芯片的封裝技術(shù)，由臺積電和谷歌等公司共同測試開發(fā)。而谷歌也將成為臺積電3D封裝芯片的第一批客戶。

　　什么是封裝技術(shù)呢?

　　封裝技術(shù)的主要功能是完成電源分配、信號分配、散熱和保護(hù)等任務(wù)。而隨著芯片技術(shù)的不斷發(fā)展，推動(dòng)著封裝技術(shù)也在不斷革新。

　　而3D封裝技術(shù)，簡單來說，就是指在不改變封裝體尺寸的前提下，在同一個(gè)封裝體內(nèi)，在垂直方向上疊放兩個(gè)或者更多芯片的技術(shù)。

　　相較于傳統(tǒng)的封裝技術(shù)，3D封裝縮小了尺寸、減輕了質(zhì)量，還能以更快的速度運(yùn)轉(zhuǎn)。

　　臺積電在年度技術(shù)研討會(huì)上表示，SoIC是一種創(chuàng)新的多芯片堆疊技術(shù)，是一種晶圓對晶圓的鍵合技術(shù)。SoIC的實(shí)現(xiàn)，是基于臺積電已有的晶圓基底芯片(CoWoS)封裝技術(shù)和多晶圓堆疊(WoW)封裝技術(shù)所開發(fā)的新一代封裝技術(shù)。

　　晶圓基底芯片(CoWoS)，全稱叫Chip-on-Wafer-on-Substrate，是一種將芯片、基底都封裝在一起的技術(shù)。封裝在晶圓層級上進(jìn)行。這項(xiàng)技術(shù)屬于2.5D封裝技術(shù)。

　　而多晶圓堆疊技術(shù)，或者堆疊晶圓(WoW，Wafer on Wafer)，簡單來說，就是取代此前在晶圓上水平放置工作單元的技術(shù)，改為垂直放置兩個(gè)或以上的工作單元。這種做法可以使得在相同的面積下，有更多的工作單元被放到晶圓之中。

　　這樣做還有另一個(gè)好處：每個(gè)晶片可以以極高的速度和最小的延遲相互通信。甚至，制造商還可以用多晶圓堆疊的方式將兩個(gè)GPU放在一張卡上。

　　但也存在問題。晶圓被粘合在一起后，一榮俱榮、一損俱損。哪怕只有一個(gè)壞了，另一個(gè)沒壞，也只能把兩個(gè)都丟棄掉。因此，晶圓量產(chǎn)或成最大問題。

　　而為了降低成本，臺積電只在具有高成品率的生產(chǎn)節(jié)點(diǎn)使用這項(xiàng)技術(shù)，比如，臺積電的16nm工藝。

　　相較于CoWoS和WoW，SoIC更倚重CoW(Chip on Wafer)設(shè)計(jì)。對于芯片業(yè)者來說，采用CoW設(shè)計(jì)的芯片，生產(chǎn)上會(huì)更加成熟，良率也可以提升。

　　值得一提的是，SoIC能對小于等于10nm的制作過程進(jìn)行晶圓級的鍵合。鍵合技術(shù)無疑會(huì)大大提高臺積電在這方面的競爭力。

　　三、性能表現(xiàn)怎么樣?

　　Bow是IPU-POD人工智能計(jì)算系統(tǒng)的核心，稱為 BOW PODs。

　　它可以從16個(gè)BOW芯片擴(kuò)展到1024個(gè)，提供高達(dá)358.4千億次的計(jì)算機(jī)運(yùn)算速度，同時(shí)配合多達(dá)64個(gè)CPU處理器。

　　新的Bow-2000 IPU Machine是Bow Pod系統(tǒng)的構(gòu)建塊。

　　它是基于與第二代IPU-M2000 machine同樣魯棒的系統(tǒng)架構(gòu)，但是配備了四個(gè)強(qiáng)大的Bow IPU處理器，可提供1.4 PetaFLOPS的人工智能計(jì)算。

　　這么厲害的芯片，還不趕快拿來練練手?

　　近年來，語言模型的參數(shù)量不斷刷新。從驚艷四座的谷歌BERT，到OpenAI的GPT-3.再到微軟英偉達(dá)推出的威震天等等，都對訓(xùn)練時(shí)所需的計(jì)算性能提出了更大要求。

　　根據(jù)Graphcore公布的初始數(shù)據(jù)可以看出，這些模型在最新的硬件形態(tài)上都有很大的性能提升。

　　MLPerf v1.1訓(xùn)練結(jié)果

　　另外，在圖像方面，無論是典型的CNN網(wǎng)絡(luò)，還是近期比較熱門的Vision Transformer網(wǎng)絡(luò)，以及深層次的文本到圖片的網(wǎng)絡(luò)。

　　與上一代產(chǎn)品相比，Bow IPU都有30%到40%的性能提升。

　　對于最先進(jìn)的計(jì)算機(jī)視覺模型EfficientNet，Bow Pod16能夠提供可比Nvidia DGX A100系統(tǒng)5倍以上的性能，而價(jià)格只有它的一半，總體擁有成本優(yōu)勢提升高達(dá)10倍。

　　四、下一步，超級智能AI計(jì)算機(jī)

　　Graphcore今天還宣布了一件重大的事，正在開發(fā)一款超級智能AI計(jì)算機(jī)，要在2024年推出，售價(jià)1.2億美元。

　　我們知道，大腦是一個(gè)極其復(fù)雜的計(jì)算設(shè)備，在一個(gè)生物神經(jīng)網(wǎng)絡(luò)系統(tǒng)中擁有大約1000億個(gè)神經(jīng)元和超過100萬億個(gè)參數(shù)，它提供的計(jì)算水平是任何芯片計(jì)算機(jī)都無法比擬的。

　　而這款超級智能AI計(jì)算機(jī)Good將超越人類大腦的參數(shù)能力。

　　Good計(jì)算機(jī)名字何來?是以計(jì)算機(jī)科學(xué)先驅(qū) i.j. Jack Good 的名字命名。

　　Jack Good在1965年的論文《關(guān)于第一臺超級智能機(jī)器的推測》中就描述了一種超越我們大腦能力的機(jī)器。

　　未來，它可以進(jìn)行超過10 Exa-Flops的人工智能浮點(diǎn)計(jì)算，最高可達(dá)4PB的存儲，帶寬超過10PB/秒。

　　Graphcore的首席執(zhí)行官Graphcore表示，“當(dāng)我們創(chuàng)建 Graphcore 的時(shí)候，我們腦海中一直有一個(gè)想法，那就是建造一臺超智能計(jì)算機(jī)，它將超越人腦的能力，這就是我們現(xiàn)在正在努力做的事情?！?/p>